SoCs hétérogènes : calcul généraliste, processeurs neuronaux et îlots de sécurité
Analyse des architectures de puces combinant cœurs applicatifs, accélérateurs d'apprentissage profond et microcontrôleurs lockstep.
Configuration des cœurs Split-Lock
La technologie Split-Lock permet aux cœurs d'opérer en mode Split pour la performance maximale ou en mode Lock pour l'exécution redondante en lockstep certifiée ASIL-D.
Isolation matérielle via les System MMUs
Pour empêcher les OS non critiques de corrompre la mémoire de sécurité, les SMMU d'ARM appliquent une translation d'adresses à deux niveaux sur tous les flux DMA.
- Architecture ARM Cortex-A78AE/A720AE multi-grappes avec mode split-lock.
- Îlots de sécurité ASIL-D exécutant un RTOS étanche aux plantages de l'OS hôte.
- Accélérateurs neuronaux dédiés délivrant plus de 200 TOPS pour la perception.
- Interfaces mémoire unifiée LPDDR5X assurant des échanges zéro-copie sous la microseconde.
Explorer le portefeuille de domaines