PCIe Gen5 e CXL: progettare moduli di calcolo multi-SoC scalabili

Architetture di interconnessione ad alta velocità con switch PCIe, NTB e CXL per creare supercomputer multi-chip coerenti.

Architettura di failover multi-root

Nei sistemi autonomi critici, due nodi si monitorano via NTB. In caso di guasto del SoC primario, lo switch PCIe reindirizza i flussi dei sensori al nodo secondario in meno di 10 ms.

Pooling di memoria CXL per l'IA veicolare

Il CXL consente a NPU e CPU di accedere a memoria condivisa con coerenza hardware. Gli algoritmi di percezione aggiornano le mappe spaziali senza sovraccarico di serializzazione.

Topologie commutate PCIe Gen5 con throughput bidirezionale fino a 128 GB/s.
Non-Transparent Bridging (NTB) per isolare i root complex in configurazioni ridondate.
Condivisione di memoria coerente CXL tra SoC eterogenei.
Trasferimenti DMA diretti senza copie dai ricevitori SerDes delle telecamere.

Esplora il portafoglio di domini